制造高性能DRAM颗粒和Logic Die（逻辑底座）的过程。

■光刻：半导体设备精密运动的巅峰，也是前道工序中最重要的一环。投影式光刻仍是当前半导体制造领域的主流技术，这要求运动平台在高速运动中保持优异的在位稳定性，最小步进和重复定位精度。

■刻蚀与离子注入：工件台须具备极高的重复定位精度，为高精度离子注入提供稳定的位置基准。

这是HBM区别于普通DRAM的关键步骤，也是高精密运动平台需求爆发的环节。

■TSV制造：需要在DRAM颗粒上钻出成千上万个深微孔，并填充铜导线。TSV孔径极小且垂直度要求极高，激光钻孔或深反应离子刻蚀（DRIE）都需要极其稳定的工件台。

■Bumping制造：微凸点的尺寸（通常为5μm x 5μm）和间距（20μm）非常小，其位置精度直接影响后续的芯片堆叠质量，需要精密定位以确保数百万个Bump的一致性。

这是HBM生产中最核心、难度最大的一个环节。

■减薄：HBM需要垂直堆叠8层、12层甚至16层。一个12层HBM所需的芯片厚度约为50μm。而要达到16层，则需要将厚度减至30μm，因此必须将晶圆磨得极薄。在此过程中通常采用超低振动和高刚性气浮平台，防止极薄的晶圆在加工中碎裂或产生微裂纹。

■切割 ：减薄后需要将晶圆切割成独立的KGD，需要严格控制切割线精度。这个步骤需要高动态响应和定位精度的运动平台，保证裸片边缘完整性，防止崩边、裂纹等情况的出现。

■芯片堆叠/键合： 将DRAM芯片层层精准堆叠后，通过热压键合或混合键合连接。混合键合作为一种无需焊料、无需金属凸点的先进封装技术，完美适配HBM向高密度、高带宽、低功耗升级的核心需求。

随着更多组件与互连被放入单一封装，潜在失效点的数量就会上升。任意一颗芯片或一个互连的缺陷，都可能造成高成本良率损失。在芯片-晶圆键合间距小于3μm的混合互连工艺中，通常要求键合对位精度（3σ）需控制在键合间距的10%以内（即间距＜3μm 时，3σ 精度需＜0.3μm）。

■AOI光学检测：在HBM的量产线上，AOI凭借着快速全检的特性成为绝对主角。为了应对HBM复杂的三维堆叠结构，现在的AOI已经进化到了3D-AOI。主要检测Micro Bump是否有缺失、桥接；堆叠后的芯片是否有物理歪斜；晶圆表面是否有划痕或颗粒污染。

气浮式高速扫描平台可以确保在大面积快速扫描时平台振动极小，不干扰光学透镜成像。